.verilog_format

--assignment_statement_alignment=align
--case_items_alignment=align
--class_member_variable_alignment=align
--compact_indexing_and_selections=true
--distribution_items_alignment=align
--enum_assignment_statement_alignment=align
--expand_coverpoints=true
--formal_parameters_alignment=align
--formal_parameters_indentation=indent
--module_net_variable_alignment=align
--named_parameter_alignment=align
--named_parameter_indentation=indent
--named_port_alignment=align
--named_port_indentation=indent
--port_declarations_alignment=align
--port_declarations_indentation=indent
--port_declarations_right_align_packed_dimensions=true
--port_declarations_right_align_unpacked_dimensions=true
--struct_union_members_alignment=align
--try_wrap_long_lines=false
--maximum_line_length=200
--remove_trailing_whitespace=true
--align_ports=indent
--align_comments=indent
--line_comment_format=align
--always_comb_format=multi_line
--always_ff_format=multi_line
--begin_end_block_format=multi_line
--module_port_format=multi_line