-
Notifications
You must be signed in to change notification settings - Fork 4
/
kyogenrv_fpga_top.pin
327 lines (319 loc) · 32.1 KB
/
kyogenrv_fpga_top.pin
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
-- Copyright (C) 2020 Intel Corporation. All rights reserved.
-- Your use of Intel Corporation's design tools, logic functions
-- and other software and tools, and any partner logic
-- functions, and any output files from any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Intel Program License
-- Subscription Agreement, the Intel Quartus Prime License Agreement,
-- the Intel FPGA IP License Agreement, or other applicable license
-- agreement, including, without limitation, that your use is for
-- the sole purpose of programming logic devices manufactured by
-- Intel and sold by Intel or its authorized distributors. Please
-- refer to the applicable agreement for further details, at
-- https://fpgasoftware.intel.com/eula.
--
-- This is a Quartus Prime output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus Prime input file. This file cannot be used
-- to make Quartus Prime pin assignments - for instructions on how to make pin
-- assignments, please see Quartus Prime help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- DNU : Do Not Use. This pin MUST NOT be connected.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.2V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- Bank 1: 3.3V
-- Bank 2: 3.3V
-- Bank 3: 3.3V
-- Bank 4: 3.3V
-- Bank 5: 3.3V
-- Bank 6: 3.3V
-- Bank 7: 3.3V
-- Bank 8: 3.3V
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. Connect each pin marked GND* directly to GND
-- or leave it unconnected.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
-- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- Pin directions (input, output or bidir) are based on device operating in user mode.
---------------------------------------------------------------------------------
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
CHIP "kyogenrv_fpga_top" ASSIGNED TO AN: 10CL025YU256C8G
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
VCCIO8 : A1 : power : : 3.3V : 8 :
DRAM_DQ[11] : A2 : bidir : 3.3-V LVTTL : : 8 : Y
DRAM_DQ[9] : A3 : bidir : 3.3-V LVTTL : : 8 : Y
DRAM_UDQM : A4 : output : 3.3-V LVTTL : : 8 : Y
DRAM_ADDR[11] : A5 : output : 3.3-V LVTTL : : 8 : Y
DRAM_ADDR[7] : A6 : output : 3.3-V LVTTL : : 8 : Y
DRAM_ADDR[4] : A7 : output : 3.3-V LVTTL : : 8 : Y
GND+ : A8 : : : : 8 :
GND+ : A9 : : : : 7 :
DRAM_CAS_N : A10 : output : 3.3-V LVTTL : : 7 : Y
DRAM_ADDR[0] : A11 : output : 3.3-V LVTTL : : 7 : Y
DRAM_ADDR[1] : A12 : output : 3.3-V LVTTL : : 7 : Y
DRAM_ADDR[10] : A13 : output : 3.3-V LVTTL : : 7 : Y
DRAM_CS_N : A14 : output : 3.3-V LVTTL : : 7 : Y
DRAM_WE_N : A15 : output : 3.3-V LVTTL : : 7 : Y
VCCIO7 : A16 : power : : 3.3V : 7 :
DRAM_DQ[12] : B1 : bidir : 3.3-V LVTTL : : 1 : Y
GND : B2 : gnd : : : :
DRAM_DQ[8] : B3 : bidir : 3.3-V LVTTL : : 8 : Y
DRAM_CLK : B4 : output : 3.3-V LVTTL : : 8 : Y
DRAM_ADDR[8] : B5 : output : 3.3-V LVTTL : : 8 : Y
DRAM_ADDR[5] : B6 : output : 3.3-V LVTTL : : 8 : Y
DRAM_ADDR[6] : B7 : output : 3.3-V LVTTL : : 8 : Y
GND+ : B8 : : : : 8 :
GND+ : B9 : : : : 7 :
DRAM_BA[0] : B10 : output : 3.3-V LVTTL : : 7 : Y
DRAM_ADDR[3] : B11 : output : 3.3-V LVTTL : : 7 : Y
DRAM_ADDR[2] : B12 : output : 3.3-V LVTTL : : 7 : Y
DRAM_BA[1] : B13 : output : 3.3-V LVTTL : : 7 : Y
DRAM_RAS_N : B14 : output : 3.3-V LVTTL : : 7 : Y
GND : B15 : gnd : : : :
DRAM_LDQM : B16 : output : 3.3-V LVTTL : : 6 : Y
~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP : C1 : input : 3.3-V LVTTL : : 1 : N
DRAM_DQ[13] : C2 : bidir : 3.3-V LVTTL : : 1 : Y
DRAM_DQ[10] : C3 : bidir : 3.3-V LVTTL : : 8 : Y
VCCIO8 : C4 : power : : 3.3V : 8 :
GND : C5 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : C6 : : : : 8 :
VCCIO8 : C7 : power : : 3.3V : 8 :
DRAM_ADDR[9] : C8 : output : 3.3-V LVTTL : : 8 : Y
DRAM_CKE : C9 : output : 3.3-V LVTTL : : 7 : Y
VCCIO7 : C10 : power : : 3.3V : 7 :
RESERVED_INPUT_WITH_WEAK_PULLUP : C11 : : : : 7 :
GND : C12 : gnd : : : :
VCCIO7 : C13 : power : : 3.3V : 7 :
RESERVED_INPUT_WITH_WEAK_PULLUP : C14 : : : : 7 :
DRAM_DQ[7] : C15 : bidir : 3.3-V LVTTL : : 6 : Y
DRAM_DQ[6] : C16 : bidir : 3.3-V LVTTL : : 6 : Y
DRAM_DQ[14] : D1 : bidir : 3.3-V LVTTL : : 1 : Y
~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : D2 : input : 3.3-V LVTTL : : 1 : N
DRAM_DQ[15] : D3 : bidir : 3.3-V LVTTL : : 8 : Y
VCCD_PLL3 : D4 : power : : 1.2V : :
GND : D5 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : D6 : : : : 8 :
GND : D7 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : D8 : : : : 8 :
RESERVED_INPUT_WITH_WEAK_PULLUP : D9 : : : : 7 :
GND : D10 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : D11 : : : : 7 :
RESERVED_INPUT_WITH_WEAK_PULLUP : D12 : : : : 7 :
VCCD_PLL2 : D13 : power : : 1.2V : :
RESERVED_INPUT_WITH_WEAK_PULLUP : D14 : : : : 7 :
DRAM_DQ[5] : D15 : bidir : 3.3-V LVTTL : : 6 : Y
DRAM_DQ[4] : D16 : bidir : 3.3-V LVTTL : : 6 : Y
GND+ : E1 : : : : 1 :
GND+ : E2 : : : : 1 :
VCCIO1 : E3 : power : : 3.3V : 1 :
GND : E4 : gnd : : : :
GNDA3 : E5 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : E6 : : : : 8 :
RESERVED_INPUT_WITH_WEAK_PULLUP : E7 : : : : 8 :
RESERVED_INPUT_WITH_WEAK_PULLUP : E8 : : : : 8 :
RESERVED_INPUT_WITH_WEAK_PULLUP : E9 : : : : 7 :
RESERVED_INPUT_WITH_WEAK_PULLUP : E10 : : : : 7 :
RESERVED_INPUT_WITH_WEAK_PULLUP : E11 : : : : 7 :
GNDA2 : E12 : gnd : : : :
GND : E13 : gnd : : : :
VCCIO6 : E14 : power : : 3.3V : 6 :
GND+ : E15 : : : : 6 :
GND+ : E16 : : : : 6 :
GND : F1 : gnd : : : :
GND : F2 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : F3 : : : : 1 :
nSTATUS : F4 : : : : 1 :
VCCA3 : F5 : power : : 2.5V : :
GND : F6 : gnd : : : :
VCCINT : F7 : power : : 1.2V : :
RESERVED_INPUT_WITH_WEAK_PULLUP : F8 : : : : 8 :
RESERVED_INPUT_WITH_WEAK_PULLUP : F9 : : : : 7 :
GND : F10 : gnd : : : :
VCCINT : F11 : power : : 1.2V : :
VCCA2 : F12 : power : : 2.5V : :
RESERVED_INPUT_WITH_WEAK_PULLUP : F13 : : : : 6 :
RESERVED_INPUT_WITH_WEAK_PULLUP : F14 : : : : 6 :
DRAM_DQ[3] : F15 : bidir : 3.3-V LVTTL : : 6 : Y
DRAM_DQ[2] : F16 : bidir : 3.3-V LVTTL : : 6 : Y
RESERVED_INPUT_WITH_WEAK_PULLUP : G1 : : : : 1 :
RESERVED_INPUT_WITH_WEAK_PULLUP : G2 : : : : 1 :
VCCIO1 : G3 : power : : 3.3V : 1 :
GND : G4 : gnd : : : :
GND : G5 : gnd : : : :
VCCINT : G6 : power : : 1.2V : :
VCCINT : G7 : power : : 1.2V : :
VCCINT : G8 : power : : 1.2V : :
VCCINT : G9 : power : : 1.2V : :
VCCINT : G10 : power : : 1.2V : :
GND : G11 : gnd : : : :
MSEL2 : G12 : : : : 6 :
GND : G13 : gnd : : : :
VCCIO6 : G14 : power : : 3.3V : 6 :
DRAM_DQ[1] : G15 : bidir : 3.3-V LVTTL : : 6 : Y
DRAM_DQ[0] : G16 : bidir : 3.3-V LVTTL : : 6 : Y
~ALTERA_DCLK~ : H1 : output : 3.3-V LVTTL : : 1 : N
~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP : H2 : input : 3.3-V LVTTL : : 1 : N
altera_reserved_tck : H3 : input : 3.3-V LVTTL : : 1 : N
altera_reserved_tdi : H4 : input : 3.3-V LVTTL : : 1 : N
nCONFIG : H5 : : : : 1 :
VCCINT : H6 : power : : 1.2V : :
GND : H7 : gnd : : : :
GND : H8 : gnd : : : :
GND : H9 : gnd : : : :
GND : H10 : gnd : : : :
VCCINT : H11 : power : : 1.2V : :
MSEL1 : H12 : : : : 6 :
MSEL0 : H13 : : : : 6 :
CONF_DONE : H14 : : : : 6 :
GND : H15 : gnd : : : :
GND : H16 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : J1 : : : : 2 :
RESERVED_INPUT_WITH_WEAK_PULLUP : J2 : : : : 2 :
nCE : J3 : : : : 1 :
altera_reserved_tdo : J4 : output : 3.3-V LVTTL : : 1 : N
altera_reserved_tms : J5 : input : 3.3-V LVTTL : : 1 : N
VCCINT : J6 : power : : 1.2V : :
GND : J7 : gnd : : : :
GND : J8 : gnd : : : :
GND : J9 : gnd : : : :
GND : J10 : gnd : : : :
GND : J11 : gnd : : : :
VCCINT : J12 : power : : 1.2V : :
RESERVED_INPUT_WITH_WEAK_PULLUP : J13 : : : : 5 :
RESERVED_INPUT_WITH_WEAK_PULLUP : J14 : : : : 5 :
RESERVED_INPUT_WITH_WEAK_PULLUP : J15 : : : : 5 :
reset : J16 : input : 3.3-V LVTTL : : 5 : Y
RESERVED_INPUT_WITH_WEAK_PULLUP : K1 : : : : 2 :
RESERVED_INPUT_WITH_WEAK_PULLUP : K2 : : : : 2 :
VCCIO2 : K3 : power : : 3.3V : 2 :
GND : K4 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : K5 : : : : 2 :
GND : K6 : gnd : : : :
VCCINT : K7 : power : : 1.2V : :
GND : K8 : gnd : : : :
VCCINT : K9 : power : : 1.2V : :
VCCINT : K10 : power : : 1.2V : :
VCCINT : K11 : power : : 1.2V : :
GND : K12 : gnd : : : :
GND : K13 : gnd : : : :
VCCIO5 : K14 : power : : 3.3V : 5 :
RESERVED_INPUT_WITH_WEAK_PULLUP : K15 : : : : 5 :
RESERVED_INPUT_WITH_WEAK_PULLUP : K16 : : : : 5 :
RESERVED_INPUT_WITH_WEAK_PULLUP : L1 : : : : 2 :
RESERVED_INPUT_WITH_WEAK_PULLUP : L2 : : : : 2 :
RESERVED_INPUT_WITH_WEAK_PULLUP : L3 : : : : 2 :
RESERVED_INPUT_WITH_WEAK_PULLUP : L4 : : : : 2 :
VCCA1 : L5 : power : : 2.5V : :
VCCINT : L6 : power : : 1.2V : :
RESERVED_INPUT_WITH_WEAK_PULLUP : L7 : : : : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : L8 : : : : 3 :
GND : L9 : gnd : : : :
GND : L10 : gnd : : : :
GND : L11 : gnd : : : :
VCCA4 : L12 : power : : 2.5V : :
RESERVED_INPUT_WITH_WEAK_PULLUP : L13 : : : : 5 :
RESERVED_INPUT_WITH_WEAK_PULLUP : L14 : : : : 5 :
pio[1] : L15 : output : 3.3-V LVTTL : : 5 : Y
pio[0] : L16 : output : 3.3-V LVTTL : : 5 : Y
GND+ : M1 : : : : 2 :
GND+ : M2 : : : : 2 :
VCCIO2 : M3 : power : : 3.3V : 2 :
GND : M4 : gnd : : : :
GNDA1 : M5 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : M6 : : : : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : M7 : : : : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : M8 : : : : 3 :
VCCINT : M9 : power : : 1.2V : :
RESERVED_INPUT_WITH_WEAK_PULLUP : M10 : : : : 4 :
VCCINT : M11 : power : : 1.2V : :
GNDA4 : M12 : gnd : : : :
GND : M13 : gnd : : : :
VCCIO5 : M14 : power : : 3.3V : 5 :
GND+ : M15 : : : : 5 :
CY10_CLK_24M : M16 : input : 3.3-V LVTTL : : 5 : Y
RESERVED_INPUT_WITH_WEAK_PULLUP : N1 : : : : 2 :
RESERVED_INPUT_WITH_WEAK_PULLUP : N2 : : : : 2 :
RESERVED_INPUT_WITH_WEAK_PULLUP : N3 : : : : 3 :
VCCD_PLL1 : N4 : power : : 1.2V : :
RESERVED_INPUT_WITH_WEAK_PULLUP : N5 : : : : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : N6 : : : : 3 :
GND : N7 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : N8 : : : : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : N9 : : : : 4 :
GND : N10 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : N11 : : : : 4 :
RESERVED_INPUT_WITH_WEAK_PULLUP : N12 : : : : 4 :
VCCD_PLL4 : N13 : power : : 1.2V : :
RESERVED_INPUT_WITH_WEAK_PULLUP : N14 : : : : 5 :
RESERVED_INPUT_WITH_WEAK_PULLUP : N15 : : : : 5 :
RESERVED_INPUT_WITH_WEAK_PULLUP : N16 : : : : 5 :
RESERVED_INPUT_WITH_WEAK_PULLUP : P1 : : : : 2 :
RESERVED_INPUT_WITH_WEAK_PULLUP : P2 : : : : 2 :
RESERVED_INPUT_WITH_WEAK_PULLUP : P3 : : : : 3 :
VCCIO3 : P4 : power : : 3.3V : 3 :
GND : P5 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : P6 : : : : 3 :
VCCIO3 : P7 : power : : 3.3V : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : P8 : : : : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : P9 : : : : 4 :
VCCIO4 : P10 : power : : 3.3V : 4 :
RESERVED_INPUT_WITH_WEAK_PULLUP : P11 : : : : 4 :
GND : P12 : gnd : : : :
VCCIO4 : P13 : power : : 3.3V : 4 :
RESERVED_INPUT_WITH_WEAK_PULLUP : P14 : : : : 4 :
RESERVED_INPUT_WITH_WEAK_PULLUP : P15 : : : : 5 :
RESERVED_INPUT_WITH_WEAK_PULLUP : P16 : : : : 5 :
RESERVED_INPUT_WITH_WEAK_PULLUP : R1 : : : : 2 :
GND : R2 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : R3 : : : : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : R4 : : : : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : R5 : : : : 3 :
uart_tx : R6 : output : 3.3-V LVTTL : : 3 : Y
RESERVED_INPUT_WITH_WEAK_PULLUP : R7 : : : : 3 :
GND+ : R8 : : : : 3 :
GND+ : R9 : : : : 4 :
I2C_0_SDA : R10 : bidir : 3.3-V LVTTL : : 4 : Y
RESERVED_INPUT_WITH_WEAK_PULLUP : R11 : : : : 4 :
RESERVED_INPUT_WITH_WEAK_PULLUP : R12 : : : : 4 :
RESERVED_INPUT_WITH_WEAK_PULLUP : R13 : : : : 4 :
RESERVED_INPUT_WITH_WEAK_PULLUP : R14 : : : : 4 :
GND : R15 : gnd : : : :
RESERVED_INPUT_WITH_WEAK_PULLUP : R16 : : : : 5 :
VCCIO3 : T1 : power : : 3.3V : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : T2 : : : : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : T3 : : : : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : T4 : : : : 3 :
RESERVED_INPUT_WITH_WEAK_PULLUP : T5 : : : : 3 :
uart_rx : T6 : input : 3.3-V LVTTL : : 3 : Y
RESERVED_INPUT_WITH_WEAK_PULLUP : T7 : : : : 3 :
GND+ : T8 : : : : 3 :
GND+ : T9 : : : : 4 :
I2C_0_SCL : T10 : bidir : 3.3-V LVTTL : : 4 : Y
RESERVED_INPUT_WITH_WEAK_PULLUP : T11 : : : : 4 :
RESERVED_INPUT_WITH_WEAK_PULLUP : T12 : : : : 4 :
RESERVED_INPUT_WITH_WEAK_PULLUP : T13 : : : : 4 :
RESERVED_INPUT_WITH_WEAK_PULLUP : T14 : : : : 4 :
RESERVED_INPUT_WITH_WEAK_PULLUP : T15 : : : : 4 :
VCCIO4 : T16 : power : : 3.3V : 4 :