From 22884ffd4ed6b77de8e0c4158567329d48069452 Mon Sep 17 00:00:00 2001 From: Vadim Dyachkov Date: Tue, 19 Dec 2017 17:06:48 +0300 Subject: [PATCH] forgot --- lab_dr/report/lab_dr.tex | 132 +++++++++++++++++++++++++ lab_ta/report/lab_ta.tex | 202 +++++++++++++++++++++++++++++++++++++++ 2 files changed, 334 insertions(+) create mode 100644 lab_dr/report/lab_dr.tex create mode 100644 lab_ta/report/lab_ta.tex diff --git a/lab_dr/report/lab_dr.tex b/lab_dr/report/lab_dr.tex new file mode 100644 index 0000000..70f5f93 --- /dev/null +++ b/lab_dr/report/lab_dr.tex @@ -0,0 +1,132 @@ +\include{settings} + +\begin{document} + +\include{titlepage} + +\tableofcontents +\listoffigures +\lstlistoflistings +\newpage + +\section{Задачи работы} + +\begin{enumerate} + \setlength\itemsep{0em} + \item Задание требований к тактовой частоте проекта. + \item Работа с приложением TimeQuest. + \item Анализ полученных результатов для максимальной тактовой частоты работы устройства. +\end{enumerate} + +\section{Синтез схемы из 2 каскадно-соединенных счетчиков} + +\subsection{Результаты синтеза} + +На рис. \ref{fig:counter} изображена синтезированная схема, состоящая из 2 каскадно-соединенных счетчиков. + +\begin{figure}[H] +\begin{center} + \includegraphics[width=\textwidth]{counter} + \caption{Синтезированная схема} + \label{fig:counter} +\end{center} +\end{figure} + +\subsection{Результаты компиляции} + +В результате компиляции были получены следующие предупреждения от Design Assistant: +\begin{enumerate} + \setlength\itemsep{0em} + \item (High) \textbf{Rule C102}: Logic cell should not be used to generate an inverted clock signal. + \item (High) \textbf{Rule D101}: Data bits are not synchronized when transferred between asynchronous clock domains. + \item (Medium) \textbf{Rule C103}: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power. + \item (Medium) \textbf{Rule C104}: Clock signal source should drive only clock input ports. + \item (Medium) \textbf{Rule R102}: External reset signals should be synchronized using two cascaded registers. + \item (Information) \textbf{Rule T102}: Top nodes with the highest number of fan-outs. +\end{enumerate} + +\subsection{Результаты синтеза исправленной схемы} + +На рис. \ref{fig:counter_right} изображена исправленная схема. + +\begin{figure}[H] +\begin{center} + \includegraphics[width=\textwidth]{counter_right} + \caption{Исправленная схема} + \label{fig:counter_right} +\end{center} +\end{figure} + +\subsection{Результаты компиляции исправленной схемы} + +В результате компиляции схемы, изображенной на рис. \ref{fig:counter_right}, было получено только информационное предупреждение \textbf{Rule T102}: Top nodes with the highest number of fan-outs. + +\subsection{Результаты моделирования} + +На рис. \ref{fig:modeling} изображен результат функционального моделирования. Из временной диаграммы видно, что схема из 2 каскадно-соединенных счетчиков синтезирована верно. + +\begin{figure}[H] +\begin{center} + \includegraphics[width=\textwidth]{modeling} + \caption{Результаты моделирования} + \label{fig:modeling} +\end{center} +\end{figure} + +%TODO На выходе qa новое значение счетчика (1) появляется только на 4 такте после того, как сигнал асинхронного сброса был снят? +%TODO В самом начале моделирования значение 0 присутствует на выходе 4 такта? + +\subsection{Создание SDC файла} + +В листинге \ref{code:sdc} приведена сформированная SDC команда, создающая ограничения для тактового сигнала. + +\begin{lstlisting}[caption=Synopsys Design Constraints (SDC) файл, label=code:sdc] +create_clock -name input_clk -period 20.000 [get_ports {clk}] +derive_clock_uncertainty +\end{lstlisting} + +\subsection{Результаты временного анализа} + +В отчете компиляции в разделе \textbf{TimeQuest Timing Analyzer} указана максимальная тактовая частота работы проекта: Fmax = $335.68$ MHz, Restricted Fmax = $250.0$ MHz. Следовательно требование к максимальной тактовой частоте выполнено. При этом максимальная частота работы проекта равна $335.68$ MHz. + +\newpage + +\section{Синтез схемы из 3 каскадно-соединенных счетчиков} + +\subsection{Результаты синтеза} + +На рис. \ref{fig:counter_three} изображена синтезированная схема, состоящая из 3 каскадно-соединенных счетчиков. + +\begin{figure}[H] +\begin{center} + \includegraphics[width=\textwidth]{counter_three} + \caption{Синтезированная схема} + \label{fig:counter_three} +\end{center} +\end{figure} + +\subsection{Результаты компиляции} + +В результате компиляции данной схемы было получено только информационное предупреждение \textbf{Rule T102}: Top nodes with the highest number of fan-outs. + +\subsection{Результаты моделирования} + +На рис. \ref{fig:counter_three_modeling} изображен результат функционального моделирования. Из временной диаграммы видно, что схема из 3 каскадно-соединенных счетчиков синтезирована верно. + +\begin{figure}[H] +\begin{center} + \includegraphics[width=\textwidth]{counter_three_modeling} + \caption{Результаты моделирования} + \label{fig:counter_three_modeling} +\end{center} +\end{figure} + +\subsection{Результаты временного анализа} + +В отчете компиляции в разделе \textbf{TimeQuest Timing Analyzer} указана максимальная тактовая частота работы проекта: Fmax = $200.48$ MHz, Restricted Fmax = $200.48$ MHz. Следовательно требование к максимальной тактовой частоте выполнено. При этом максимальная частота работы проекта равна $200.48$ MHz. + +\section{Выводы} + +В процессе выполнения работы были заданы требования к тактовой частоте проекта и был проведен временной анализ с помощью приложения TimeQuest. Были проанализированы полученные результаты для максимальной тактовой частоты работы устройства. + +\end{document} \ No newline at end of file diff --git a/lab_ta/report/lab_ta.tex b/lab_ta/report/lab_ta.tex new file mode 100644 index 0000000..ebf2f02 --- /dev/null +++ b/lab_ta/report/lab_ta.tex @@ -0,0 +1,202 @@ +\include{settings} + +\begin{document} + +\include{titlepage} + +\tableofcontents +\listoffigures +\lstlistoflistings +\newpage + +\section{Задачи работы} + +\begin{enumerate} +\setlength\itemsep{0em} +\item Задание требований к тактовой частоте проекта. +\item Работа с приложением TimeQuest. +\item Анализ полученных результатов для максимальной тактовой частоты работы устройства. +\end{enumerate} + +\section{Синтез 4-разрядного счетчика} + +\subsection{Результаты синтеза} + +На рис. \ref{fig:counter} изображена синтезированная схема 4-разрядного счетчика. + +\begin{figure}[H] +\begin{center} + \includegraphics[width=\textwidth]{counter} + \caption{Синтезированная схема} + \label{fig:counter} +\end{center} +\end{figure} + +\vspace{-0.5cm} +\subsection{Результаты моделирования} + +На рис. \ref{fig:func-modeling} изображен результат функционального моделирования, полученный с помощью встроенной системы моделирования – University Program VWF. + +\vspace{-0.5cm} +\begin{figure}[H] +\begin{center} + \includegraphics[scale=0.9]{modeling} + \caption{Результаты моделирования} + \label{fig:func-modeling} +\end{center} +\end{figure} + +%TODO Проведите анализ временной диаграммы и объясните почему: +%TODO Данные записываемые в счетчик появляются на выходе с задержкой 2 такта? +%TODO В самом начале моделирования значение 0 присутствует на выходе 2 такта? + +\subsection{Результаты временного анализа} + +\subsubsection{Создание SDC файла} + +В листинге \ref{code:sdc} приведена сформированная SDC команда, создающая ограничения для тактового сигнала. + +\begin{lstlisting}[caption=Synopsys Design Constraints (SDC) файл, label=code:sdc] +create_clock -name input_clk -period 20.000 [get_ports {clk}] +\end{lstlisting} + +В отчете компиляции в разделе \textbf{TimeQuest Timing Analyzer} указана максимальная тактовая частота работы проекта: Fmax = $465.55$ MHz, Restricted Fmax = $250$ MHz. + +В таблице \textbf{Multicorner Timing Analysis Summary} приведены следующие значения задержек для худшего случая: +\begin{itemize} +\setlength\itemsep{0em} +\item Setup Slack = $17.852$ нс. +\item Hold Slack = $0.197$ нс. +\item Slack для Minimum Pulse Width = $9.436$ нс. +\end{itemize} + +\subsubsection{Изменение периода тактового сигнала} + +При изменении ограничения с 20 нс до 1 нс (то есть частота работы $100$ GHz), максимальная тактовая частота стала следующей: Fmax = $489.24$ MHz, Restricted Fmax = $250$ MHz. Из результатов видно, что значение Fmax увеличилось. + +В таблице \textbf{Multicorner Timing Analysis Summary} значения задержек стали равны: +\begin{itemize} +\setlength\itemsep{0em} +\item Setup Slack = $-1.044$ нс. +\item Hold Slack = $0.256$ нс. +\item Slack для Minimum Pulse Width = $-3.000$ нс. +\end{itemize} + +Отрицательные значения временных показателей говорят о том, что за время между импульсами устройство не успевает переключиться. + +\subsubsection{Анализ временных диаграмм} + +На рис. \ref{fig:waveform_setup} и \ref{fig:waveform_hold} изображены временные диаграммы распространения данных и тактового сигнала для анализа Setup Slask и Hold Slack соответственно, построенные с помощью Report Timing. + +\begin{figure}[H] +\begin{center} + \includegraphics[scale=0.9]{waveform_setup} + \caption{Временная диаграмма Setup анализа} + \label{fig:waveform_setup} +\end{center} +\end{figure} + +\vspace{-1.5cm} +\begin{figure}[H] +\begin{center} + \includegraphics[scale=0.9]{waveform_hold} + \caption{Временная диаграмма Hold анализа} + \label{fig:waveform_hold} +\end{center} +\end{figure} + +\section{Синтез 128-разрядного счетчика} + +\subsection{Результаты временного анализа} + +\subsubsection{Максимальная частота} + +В отчете компиляции в разделе \textbf{TimeQuest Timing Analyzer} указана максимальная тактовая частота работы проекта: Fmax = $180.21$ MHz, Restricted Fmax = $180.21$ MHz. Следовательно требование к максимальной тактовой частоте выполнено. Максимальная тактовая частота работы проекта при этом равна $180.21$ MHz. + +\subsubsection{Критические пути} + +Было найдено 2 критических пути: + +\begin{figure}[H] +\begin{center} + \includegraphics[scale=1]{critical_paths} + \caption{Список критических путей} + \label{fig:critical_paths} +\end{center} +\end{figure} +\vspace{-0.7cm} + +На рис. \ref{fig:waveform_setup_128} и \ref{fig:waveform_setup_128_2} изображены временные диаграмма Setup анализа для критических путей. + +\vspace{-0.8cm} +\begin{figure}[H] +\begin{center} + \includegraphics[scale=0.85]{waveform_setup_128} + \caption{Временная диаграмма Setup анализа для критического пути 1} + \label{fig:waveform_setup_128} +\end{center} +\end{figure} + +\begin{figure}[H] +\begin{center} + \includegraphics[scale=0.85]{waveform_setup_128_2} + \caption{Временная диаграмма Setup анализа для критического пути 2} + \label{fig:waveform_setup_128_2} +\end{center} +\end{figure} + +Setup Slack для критических путей (пути для которого максимальный отрицательный Slack) оказались равны $-1.549$ нс и $-0.184$ нс соответственно. + +Критические пути на синтезированной схеме изображены на рис. \ref{fig:counter_128}. + +\begin{figure}[H] +\begin{center} + \includegraphics[width=\textwidth]{counter_128} + \caption{Критические пути на синтезированной схеме} + \label{fig:counter_128} +\end{center} +\end{figure} + +\newpage + +На рис. \ref{fig:chip_planner} критический путь изображен в редакторе Chip Planner. Можно заметить, что по непонятным причинам Quartus разместил триггеры далеко друг от друга, что и привело к снижению частоты работы проекта. + +\begin{figure}[H] +\begin{center} + \begin{subfigure}[b]{0.49\textwidth} + \includegraphics[width=\textwidth]{chip_planner_1} + \caption{Путь 1} + \end{subfigure} + \begin{subfigure}[b]{0.49\textwidth} + \includegraphics[width=0.99\textwidth]{chip_planner_2} + \caption{Путь 2} + \end{subfigure} + \caption{Критические пути в Chip Planner} + \label{fig:chip_planner} +\end{center} +\end{figure} + +\newpage + +На рис. \ref{fig:tmv} критические пути изображены в редакторе Technology Map Viwer. Можно заметить, что критическими оказались внешние пути счетчика (от триггера к счетчику, от счетчика к триггеру). + +\begin{figure}[H] +\begin{center} + \begin{subfigure}[b]{\textwidth} + \includegraphics[width=\textwidth]{tmv1} + \caption{Путь 1} + \end{subfigure} + \begin{subfigure}[b]{\textwidth} + \includegraphics[width=\textwidth]{tmv2} + \caption{Путь 2} + \end{subfigure} + \caption{Критические пути в Technology Map Viwer} + \label{fig:tmv} +\end{center} +\end{figure} + +\section{Выводы} + +В процессе выполнения работы были синтезированы 4-разрядный и 128-разрядный счетчики; проведен временной анализ с помощью приложения TimeQuest Timing Analyzer; проанализированы полученные результаты для максимальной тактовой частоты работы устройства; найдено 2 критических пути. + +\end{document} \ No newline at end of file