GitHub - BinAl-Sadiq/Simple22-Verilog: Simple 32bit CPU

Name		Name	Last commit message	Last commit date
Latest commit History 2 Commits
db		db
incremental_db		incremental_db
output_files		output_files
.gitattributes		.gitattributes
IO_Handler.qsf		IO_Handler.qsf
IO_Handler.qws		IO_Handler.qws
IO_Handler.v		IO_Handler.v
IO_Handler.v.bak		IO_Handler.v.bak
Preprocessors.v		Preprocessors.v
Preprocessors.v.bak		Preprocessors.v.bak
Simple22.qpf		Simple22.qpf
Simple22.v		Simple22.v
Simple22.v.bak		Simple22.v.bak
UART_Rx.v		UART_Rx.v
UART_Rx.v.bak		UART_Rx.v.bak
UART_Tx.v		UART_Tx.v
UART_Tx.v.bak		UART_Tx.v.bak