GiorgioSeguini / Equalizzatore-VHDL Public

Notifications You must be signed in to change notification settings
Fork 0
Star 0

Progetto finale di Reti Logiche 2021 - Politecnico di Milano

0 stars 0 forks Branches Tags Activity

Notifications

Name		Name	Last commit message	Last commit date
Latest commit History 2 Commits
test		test
PFRL_Specifica_20_21_V3.pdf		PFRL_Specifica_20_21_V3.pdf
README.md		README.md
fsm.vhd		fsm.vhd
relazione.pdf		relazione.pdf

Repository files navigation

Equalizzatore-VHDL

Progetto finale di Reti Logiche 2021 - Politecnico di Milano

About

Progetto finale di Reti Logiche 2021 - Politecnico di Milano

vhdl polimi politecnico-di-milano reti-logiche prova-finale-reti-logiche equalizatore

Report repository

Releases

No releases published

Packages

No packages published

Languages

VHDL 100.0%