Симуляция базового fpga‐проекта hXDP

Взятый за основу проект содержит синтезируемую и симуляционную часть.

Принцип симуляции следующий: под тестбенчем используется по сути тот же топ-модуль, что и в синтезируемой части (модифицированный и упрощенный для процесса симуляции), а в роли пакетов, принимаемых и отсылаемых по SFP, присутствуют текстовые файлы с расширением .axi (4 SFP соединения- итого 4 файла). В эти файлы записывается тестовая информация (пакеты), а в топ-модуле симуляции уже зашито 4 принимающих субмодуля, на которые эти тестовые пакеты поступают, и далее уже подвергаются обработке внутри топ-модуля аналогично тому как в синтез-проекте (в т.ч. через субмодуль eBPF). Далее уже после всей обработки "пакеты" c помощью вспомогательных 4-х субмодулей записываются в выходные текстовые файлы. Есть ньюанс - субмодуль block design в симуляции сильно упрощен - в нем есть только AXI inerconnect и отсутствуют модули pcie с сопутствующим dma, а также отсутствует софт-процессор microblaze, который есть в синтезируемой части проекта. Соответственно, эта часть проекта не подвержена проверке при симуляции.