Skip to content
View simgeozlemsarp's full-sized avatar

Block or report simgeozlemsarp

Block user

Prevent this user from interacting with your repositories and sending you notifications. Learn more about blocking users.

You must be logged in to block users.

Please don't include any personal information such as legal names or email addresses. Maximum 100 characters, markdown supported. This note will be visible to only you.
Report abuse

Contact GitHub support about this user’s behavior. Learn more about reporting abuse.

Report abuse

Popular repositories Loading

  1. Banka-ATM--rne-i Banka-ATM--rne-i Public

    Pyhton dili ile banka ATM projem

    Python

  2. alu-tasar-m-kodlar-m alu-tasar-m-kodlar-m Public

    işlemcilerin içinde bulunan aritmetik lojik ünitesi (ALU) tasarımı yapılıp, bu tasarımın simulasyon ortamında doğrulanabilmesi için tesbench ortamı geliştirilmesi projesi.

    Verilog

  3. FB-CPU-RTL-TASARIMI FB-CPU-RTL-TASARIMI Public

    Bu proje kapsamında FB-CPU isminde bir işlemcinin Verilog dili ile RTL tasarımı ve tasarlanan işlemci üzerinde makine dili ile yazılan çeşitli kod parçacıkları yazılacaktır. Proje sonunda basit bir…

    Verilog

  4. Sumo-Robot-Proje- Sumo-Robot-Proje- Public

    C++

  5. Measure_Temperature_And_Humidity_WiFi_With_ESP32_DHT22 Measure_Temperature_And_Humidity_WiFi_With_ESP32_DHT22 Public

    C++