Olá, seja bem vindo a este repositório. Aqui eu tento documentar o que fiz enquanto estudava a linguagem de descrição de hardware Verilog. Pretendo aumentar a lista e categorizar também. Sinta-se a vontade para sugerir mudanças e melhorias!
Pull requests são sempre bem vindos, posso ter esquecido de alguma coisa, ou me passado em algo. Se for uma mudança grande, abre uma Issue antes pra gente discutir as mudanças. Obrigado!
Icons made by Freepik from www.flaticon.com